Är det verkligen viktigt för dig att med tillräckligt hög sannolikhet säkerställa att dina kretsar är exakt 74LS00? Är du säker på det, för det är nog en svår uppgift att verifiera mot alla specar i databladet!
Hursomhelst, du behöver en definierad tidsaxel för att diagrammet skall vara behjälpligt. Och så är det testuppställningen. Har du koll på dina in och utkapacitanser så att du mäter rätt sak?
Statiska spänningar och strömmar ger också ledtrådar om processteknologi.
(Kanske en ide att öppna och titta, om man har tillgång till sådana grejor. Men jag har svårt att se relevansen i detta utöver den intellektuella övningen som vi nog alla kan lära något av.)
Obekant märkning av logik-chip.
Re: Obekant märkning av logik-chip.
Utgångarna behöver driva 1 eller 2 ingångar, så det borde vara lugnt.
Jag testade på ett experimentkort jag har till 70-tals-tv-spelet, verkade funka fint.
Så det är nog inga problem tror jag.
Jag testade på ett experimentkort jag har till 70-tals-tv-spelet, verkade funka fint.
Så det är nog inga problem tror jag.
Re: Obekant märkning av logik-chip.
@guckrum
Jag var mest intresserad av att veta om det är TTL och inte så gärna CMOS, då jag haft problem med HCT-kretsar tidigare och därefter enbart kört med "LS" och i något fall "F". Inte så kul att ha sönder "NOS" IC för runt 100-lappen styck om det räcker att man använder TTL istället för CMOS för att undvika det.
Diagrammet visar de relativa spänningarna i de fasta mätpunkter som gjorts (steg om 0,1 - 0,2 V på utspänningen), vet inte om tiden är så intressant, är det en spänning in så ger den en spänning ut, under överskådlig tid.
Då jag har 3.98V på hög signal ut utan annan belastning än Fluke-multimetern så känns det väl mer som TTL än CMOS?
Jag har inga planer på några överdrivet noggranna undersökningar, tänkte att man kunde få någon form av kvalificerad gissning baserat på in-spänning vs ut-spänning förhållandet.
"Verkar funka, kör på det." kunde varit ett alternativ men om det är tydligt att de [EDIT] INTE motsvarar 74LS00 i de avseenden som spelar roll i kretsen så blir det fråga om reklamation.
Jag var mest intresserad av att veta om det är TTL och inte så gärna CMOS, då jag haft problem med HCT-kretsar tidigare och därefter enbart kört med "LS" och i något fall "F". Inte så kul att ha sönder "NOS" IC för runt 100-lappen styck om det räcker att man använder TTL istället för CMOS för att undvika det.
Diagrammet visar de relativa spänningarna i de fasta mätpunkter som gjorts (steg om 0,1 - 0,2 V på utspänningen), vet inte om tiden är så intressant, är det en spänning in så ger den en spänning ut, under överskådlig tid.
Då jag har 3.98V på hög signal ut utan annan belastning än Fluke-multimetern så känns det väl mer som TTL än CMOS?
Jag har inga planer på några överdrivet noggranna undersökningar, tänkte att man kunde få någon form av kvalificerad gissning baserat på in-spänning vs ut-spänning förhållandet.
"Verkar funka, kör på det." kunde varit ett alternativ men om det är tydligt att de [EDIT] INTE motsvarar 74LS00 i de avseenden som spelar roll i kretsen så blir det fråga om reklamation.
Senast redigerad av e5frog 22 april 2019, 15:42:07, redigerad totalt 1 gång.
Re: Obekant märkning av logik-chip.
Det är nog enkelt att skilja CMOS från TTL eftersom CMOS inte har någon statisk strömförbrukning att tala om, medan TTL har det (nW resp mW, om jag får gissa på språng). Jorda alla ingångar, koppla in matningsspänning och mät strömmen!
Re: Obekant märkning av logik-chip.
Jag börjar ana lite oråd. Är det kanske så att du för att skapa din graf svept insignalen långsamt från GND till matningsspänning? Tänk på att det är, som det heter, "big no-no" att göra så med CMOS-kretsar. I ett intervall någonstans i "mitten" av signalspannet leder både P- och N-trissorna samtidigt, och stannar man där för länge kan kretsen ta skada pga strömrusningen från Vdd till GND. Därför specas typiskt även _minimala_ stig- och falltider i datablad för komplementär MOS.
För CMOS gäller utöver TTL att
- Se upp med statisk elektricitet vid hantering och förvaring. Ingångarna är högimpediva.
- Ha koll på stig- och falltider enl ovan.
- Aldrig ha flytande insignaler, återigen pga den höga impedansen.
Följer man databladen är CMOS överlägset TTL och har varit så i kanske trettio år.
Vill man hantera långsamma flanker kan man använda kretsar med hysteres, tex de utmärkta 74x14.
För CMOS gäller utöver TTL att
- Se upp med statisk elektricitet vid hantering och förvaring. Ingångarna är högimpediva.
- Ha koll på stig- och falltider enl ovan.
- Aldrig ha flytande insignaler, återigen pga den höga impedansen.
Följer man databladen är CMOS överlägset TTL och har varit så i kanske trettio år.
Vill man hantera långsamma flanker kan man använda kretsar med hysteres, tex de utmärkta 74x14.
Re: Obekant märkning av logik-chip.
Gäller inte cross conduction problematiken främst kretsar med lägre matningsspänningar och främst de CMOS processer som inte är lågläckande?
Re: Obekant märkning av logik-chip.
Fick meddelande från säljaren med bild på etiketten som sitter på kartongen till rullen.
Så det verkar vara i sin ordning.
Intressant ändå med 8533-märkningen istället.
Så det verkar vara i sin ordning.
Intressant ändå med 8533-märkningen istället.
Du har inte behörighet att öppna de filer som bifogats till detta inlägg.
Re: Obekant märkning av logik-chip.
Ja, det är en komplex soppa av tekniska framsteg och balanseringar mellan olika processparametrar för att skapa det optimala chipet.
I exempelvis denna https://www.google.se/url?sa=t&source=w ... SFKEr8Qgtu nämns
MAX rise or fall time för 74HC/74HCT till
400ns @ Vdd = 6V
1000ns @Vdd = 2V
Har du hunnit mäta den statiska strömmen?
I exempelvis denna https://www.google.se/url?sa=t&source=w ... SFKEr8Qgtu nämns
MAX rise or fall time för 74HC/74HCT till
400ns @ Vdd = 6V
1000ns @Vdd = 2V
Har du hunnit mäta den statiska strömmen?
