För att bestämma den minsta tiden som behövs för en säker signalöverföring från A/D -> FPGA på en signalledning får du följande: T_min = T_output + T_clkskew + T_setup + T_flight T_output = tOD (tiden från klockflank till giltig utdata från A/D) T_clkskew = skillnaden i ankomsttid (positiv eller neg...