Du får en latch om det finns vägar i din kod där signalen inte tilldelas. Då måste ju signalen behålla sitt gamla värde och för det krävs ett minneselement (latch).
Oftast är det inte det du vill så undvik det. Latchar skapar problem för timinganalysen dessutom ...
Sökningen fann 2 träffar
- 18 december 2008, 07:02:10
- Kategori: Allmän Elektronik
- Tråd: 3 to 1 MUX i VHDL, latch?
- Svar: 4
- Visningar: 518
- 14 maj 2006, 13:16:58
- Kategori: Allmän Elektronik
- Tråd: Jag söker information om CAN-bus teknik
- Svar: 22
- Visningar: 8037
CAN specen från Bosch (www.semiconductors.bosch.de/pdf/can2spec.pdf) definierar inget fysiskt lager utan bara ett datalänk lager. Däremot har flera olika fysika lager definierats och standardiserats av andra organ. Det finns allt från 1-tråds (plus jord) till fiberoptiska varianter. Den nämnda 9 pol...
