Är 0.2mm mellan pad och spår normalt som minimum?

[DanielM]

Hej!

Jag försöker dra ett spår igenom denna BGA.

Skärmbild 2024-03-18 164317.png

Men det går inte för att jag måste ändra på reglerna. Just nu har jag satt 1mil bara för att testa. Det fungerar.

Skärmbild 2024-03-18 164407.png

Så då kollar jag på min tillverkare(JLCPCB), vad dom har för möjligheter.

Skärmbild 2024-03-18 164506.png

Så 0.2mm är alltså 7.87401575mil. Om jag skriver 7.87401575 istället för 1, så kan jag inte dra någon linje igenom BGA. Har jag gjort rätt här eller tittar jag på fel siffror?

[Klas-Kenny]

Ser ut som att du tittar på rätt siffror.

Vad är det för pitch och padd-storlek på BGA'n?
Riktigt små BGA'er är rätt kluriga att routa, just för att det inte går att dra ledare mellan paddarna. Kan krävas att man tar till via-in-pad eller mikrovior och eventuellt även blinda vior för att nå paddarna i mittenraderna.

0.2mm som JLCPCB säger är lite dåligt, 0.1mm brukar gå att få hos de flesta tillverkare. Men inte säkert att det heller räcker till om det är riktig fine-pitch.

[DanielM]

Jag ska kolla upp vad det är för storlek. Återkommer.

Det är paketet LFBGA-448 (18 x 18) och 0.8mm pitch.

Är processorn STM32MP157AAA3.
Det är även 10mil mellan paddarna.
Om jag använder 0.1mm som minimum mellan pad och spår, då fungerar detta. Men då måste jag vända mig till någon annan tillverkare?

Skärmbild 2024-03-18 175614.png

[swirve]

Är paddarna solder masked defined? (ser ut så..) om du ändrar till non solder masked defined så får du mer plats. Med 0.8mm pitch borde det gå att få till 150um spacing/ledarbredd.
Kollade databladet, med 320um pad så går det med 150um spacing/ledarbredd.

(0.8-0.32)/3=0.16mm.

[DanielM]

Är paddarna solder masked defined? (ser ut så..) om du ändrar till non solder masked defined så får du mer plats. Med 0.8mm pitch borde det gå att få till 150um spacing/ledarbredd.
Kollade databladet, med 320um pad så går det med 150um spacing/ledarbredd.

(0.8-0.32)/3=0.16mm.

Hur ändrar jag till non solder masked defined i CircuitMaker?

Du menar att man räknar härifrån?

Skärmbild 2024-03-19 202237.png

Det verkar bra avstånd. Alltså en Non Solder Mask Defined (NSMD).
Då borde jag kunna ha 7.3mil, vilket är ca 0.185 mm. Detta borde ändå JLCPCB kunna klara av. Om det är ett fel på 0.015mm för en Non Solder Mask Defined (NSMD).

Skärmbild 2024-03-19 210147.png

Skärmbild 2024-03-19 211706.png

[DanielM]

Jag vet inte om detta är bra placering.
Jag tycker många verkar ha ett väldigt symmetriskt dragande när dom drar sina linjer. Jag tycker att mitt ser mycket som "huller om buller". Men jag vill att mina kondensatorer ska vara utspridda. Dessutom är det massvis med paddar som har VDD, VDD_CORE, VDD_DDR, GND.....Räcker det att man ansluter en, eller måste man ansluta alla?

Skärmbild 2024-03-20 193508.png

Skärmbild 2024-03-20 194547.png

[Swech]

Räcker det att man ansluter en, eller måste man ansluta alla?

Om du har en flertrådig kabel och frågar räcker det att ansluta en kardel eller måste alla in i plinten... så är nog det svaret givet
På samma sätt så om du skall strömförsörja hela chippet genom en pinne så....

Swech

[DanielM]

Jo, men...
Jag vet ju inte hur det ser ut inuti denna processor. En kabel är givet och uppenbar.
Men jag ökar tjockleken då till 8mil (0.2mm).

[Klas-Kenny]

Ett tips är att kika om det finns någon referensdesign att hämta inspiration ifrån. Brukar ofta finnas något devkit eller liknande, med fritt tillgängliga schema och layout.

[DanielM]

Det gör det också. Kondensatorerna ska vara så nära varje strömmatningspunkt. Jag kanske tog det lite väl bokstavligt.

Skärmbild 2024-03-20 211415.png

[Klas-Kenny]

Finns det någon anledning till att du inte gör det mer likt referensdesignen än vad du gör?

Att undvika "huller om buller" gör man inte bara av estetiska skäl. Många gånger blir layouten mycket bättre och enklare också.
Och gör ledarna så breda som du kan. Referensdesignen ser bra ut.

[DanielM]

Jag försöker göra så likt som möjligt.
Notera att referensdesignen kommer från en helt annan processor också. Det är därför skaparen kan klumpa ihop alla kondensatorer på ett och samma ställe.
För mig är det lite utspritt.

Men det börjar se bättre ut.

Skärmbild 2024-03-20 224716.png

[Klas-Kenny]

Notera att referensdesignen kommer från en helt annan processor också. Det är därför skaparen kan klumpa ihop alla kondensatorer på ett och samma ställe.

Aha. Då var det en annan femma.

Ett par tips;
1. Utrymmet mellan paddar på BGA'n är ju vad du har att leka med. Så håll den ytan så fri som möjligt ifrån sånt som inte behöver vara där. Exempelvis, placera kondensatorerna främst rakt under paddar, inte under ytorna där emellan. Så får du mer plats för vior.
2. Utnyttja ledarna du redan har mellan paddar, istället för att dra iväg en onödig ledare till en via.
3. Sikta på (minst) en via per avkopplingskondensator.

Ett exempel på vad som kan förbättras med dessa tips, flyttade några kondensatorer, ledningar och la till lite nya vior i exemplet här:
(Ta inte detta som någon exakt lösning på hur det slutgiltiga ska vara, bara ett exempel på förbättringar)

Skärmbild 2024-03-21 081849.jpg

[rvl]

Hur många lager i denna och i "referensdesignen"?

[DanielM]

Hur många lager i denna och i "referensdesignen"?

Enligt dokumentet jag läser "How to get started with STM32MP157..."(google) så rekommenderas det 4 till 6 lager. Jag har valt 6 lager. Egentligen borde jag klara mig på 4 lager, så jag planerar att ändra till 4 lager från 6 innan jag börjar dra allt för mycket linjer.

Ett par tips;
1. Utrymmet mellan paddar på BGA'n är ju vad du har att leka med. Så håll den ytan så fri som möjligt ifrån sånt som inte behöver vara där. Exempelvis, placera kondensatorerna främst rakt under paddar, inte under ytorna där emellan. Så får du mer plats för vior.
Menar du så här? Bilden visar en kodensator som är placerad väldigt nära padden i axial-led.

Skärmbild 2024-03-21 102912.png

2. Utnyttja ledarna du redan har mellan paddar, istället för att dra iväg en onödig ledare till en via.

Så jag ska inte peppra med vior för GND? Jag försöker seriekoppla alla paddar med varandra som du ser, fast GND paddarna är kopplad till GND med vior.

Skärmbild 2024-03-21 103859.png

3. Sikta på (minst) en via per avkopplingskondensator.

Då har jag gjort rätt.

Ett exempel på vad som kan förbättras med dessa tips, flyttade några kondensatorer, ledningar och la till lite nya vior i exemplet här:
(Ta inte detta som någon exakt lösning på hur det slutgiltiga ska vara, bara ett exempel på förbättringar)

Du menar så här:
Det jag har gjort här är följande:

• 8 mil(0.2032 mm) ledare för spänning och GND
• 3.5 mil (0.09mm) ledare för signaler
• Antalet avkopplingskondensatorerna är exakt samma, storlek (0201), kapacitans, antal som referensritningen
• Avkopplingskondensatorerna är placerade under processorn på Bottom Layer
• Alla paddar som kan kopplas seriellt är utförda så
• Enskilda paddar som behöver kopplas till gemensamma paddar, är kopplade via en via
• Dom ljusblåa ledarna (8 mil) är VDD, VDD_CORE, VDDA, VDD_DDR osv. Ungefär 3.3V har dom.
• JLCPCB har maxavstånd 0.2mm mellan pad och ledare, men notera att paddarna här är Non SMD, dvs dom har en area runt sig som är inte täckt med koppar
• Notera att det går ingen 8 mil ledare mellan paddarna. Det går bara i serie från pad till pad. Annars får det inte plats
• Viorna är 10mil (0.254mm) i diameter och hålet är 6 mil (0.1524mm)

Skärmbild 2024-03-21 104156.png

Skärmbild 2024-03-21 112751.png