Bygge av transistortestare

Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Bygge av transistortestare

Inlägg av Spisblinkaren »

Nu har jag monterat alla motstånd på min KTI (Knoppson Transistor tester Interface).

Jag anpassade ett motståndsvärde till pottar jag råkar ha (som är på 5k fast schemat är för 10k pot).

Eftersom jag bygger mina kort med komponenter som bygger minst i höjd först så blir nästa komponenttyp keramiska kondensatorer (jag skulle kunna skippa dessa för de är bara avkoppling men jag har ju ritat in dom så varför inte använda dom)

MVH/Roger
Du har inte behörighet att öppna de filer som bifogats till detta inlägg.
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Bygge av transistortestare

Inlägg av Spisblinkaren »

Nu har jag montera alla kondensatorer.

Förutom ett värde (10nF/blå) är alla på 100nF, kondingar som jag upplever som lite överflödiga har fått en billig keramisk konding (blå), kondingar som jag upplever som mer betydelsefulla har fått kondensatorer av metalliserad polyester (bruna).

MVH/Roger
Du har inte behörighet att öppna de filer som bifogats till detta inlägg.
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Bygge av transistortestare

Inlägg av Spisblinkaren »

Nu har jag bara IC-socklarna och plintarna kvar men jag orkar inte göra mer ikväll, kanske jag dock gör klart kortet i morgon.

Sen ska det bli mycket spännande att se om det fungerar eller ej, jag bara tror det.

Fast detta "interface" kommer alltså bara förse själva transistortestaren (KTT) med ramp och trappstegssignal, själva testandet utförs av KTT-delen.

Får jag KTI att fungera kommer jag kunna generera ett "galler" av signal på oscilloskopet (typ en signal som ser ut som ett I/V-diagram men består av strikt vågräta linjer).

MVH/Roger
Du har inte behörighet att öppna de filer som bifogats till detta inlägg.
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Bygge av transistortestare

Inlägg av Spisblinkaren »

Såhär ser alltså schemat för KTI ut.

MVH/Roger
Du har inte behörighet att öppna de filer som bifogats till detta inlägg.
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Bygge av transistortestare

Inlägg av Spisblinkaren »

Så, då är jag helt klar med KTI.

Den är både bestyckad med IC och dummy-motstånd för enkel inkoppling av matning och mätning av utgångar.

Nu ska jag bara våga spänningssätta detta :)

Kommer sätta +/-12V, vrida ner strömmen hos nätagget nära noll och smyga igång grejerna, då borde jag i alla fall inte förstöra nåt.

Men om det sedan fungerar, det är en annan fråga :D

MVH/Roger
PS
Personligen känner jag att redan KTI nog är onödigt komplicerad, sen tillkommer hela två kort till, allt för att kunna visa I/V på oscilloskop :D
Du har inte behörighet att öppna de filer som bifogats till detta inlägg.
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Bygge av transistortestare

Inlägg av Spisblinkaren »

Efter en liten genomgång där jag bl.a vände på en Zener för att lättare kunna mäta så upptäckte jag till min förtvivlan att matningen var felaktig.

Logikretsarnas GND var dragen till den analoga VSS så jag fick lyfta ur alla logikkretsar, böja upp GND-benen och dra dom till GND separat.

GND och VSS hade alltså dragits ihop och TP9 (GND) var GND på alla sätt utom att den var kopplad till GND på matningen.

När jag studerade schemat slog det mig att jag hade glömt att göra Invoke så Eagle tolkade det på det bästa sättet den egentligen kunde dvs GND fick gå till VSS, den antog väl analoga kretsar eller nåt.

Nu verkar det dock stämma, jag har verifierat matningen flera gånger och ska försöka våga starta kortet men jag är faktiskt inte så rädd för det för ledningsdragningarna har varit perfekta hittills, det är således varken Eagle's eller Kinesen's fel utan mitt fel (än så länge i alla fall).

Jag kommer inte ihåg hur långt in i mitt lärande av Eagle jag var när detta hände men jag misstänker att det hände relativt tidigt för jag vill minnas att det här med Invoke kom senare i min förståelse av Eagle.

MVH/Roger
Du har inte behörighet att öppna de filer som bifogats till detta inlägg.
cosmox
EF Sponsor
Inlägg: 3854
Blev medlem: 6 januari 2004, 02:11:54
Ort: Hjälteby - Tjörn

Re: Bygge av transistortestare

Inlägg av cosmox »

Hejja hejja!!

Synd att det blev tokigt med matningen. Jag brukar också nästan alltid missa någon grej så man får göra något fult för att få ihop det istället. Lyckligtvis finns det ju många bokstäver kvar i alfabetet för framtida revisioner :)

Har du kunnat testa den något?
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Bygge av transistortestare

Inlägg av Spisblinkaren »

Hej cosmox!

Nu har jag testat apparaten, fick dock två små problem till, först hade jag tydligen beräknat integrationsmotståndet (R5) fel så jag nådde inte upp till 5Vpp, sen blev det ytterligare problem med matningen men i detta fallet VEE, VEE används dock bara på ett enda ställe och då som negativ referens för att mha (invertrande) summator lyfta trekantssignalen så att den är strikt positiv (0-5Vp).

Men efter att, med viss möda, lött loss trimmern (R4) och manuellt dragit om ena sidan av trimmern med en kabel till VEE så fungerar faktiskt nu alltihopa.

I XY-mod får jag precis det jag hoppats på och designat för, dvs 11 supersnygga horisontella streck :)

Fast först trodde jag att det var ett streck för mycket och fasade över den typen av ombyggnad (vilket sannerligen inte vore enkelt) men det visade sig ju att det skall vara exakt 11 "stolpar" och därmed 10 mellanrum/intervall :)

MVH/Roger
Du har inte behörighet att öppna de filer som bifogats till detta inlägg.
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Bygge av transistortestare

Inlägg av Spisblinkaren »

Såhär ser signalerna ut som bygger upp ovanstående fascinerande mönster.

Triangelvågen skickas alltså in på X-ingången, trappstegssignalen skickas sedan in på Y-ingången.

Allt är kalibrerat vid detta test dvs triangelvågen/rampen är 5Vpp med 0V längst ner (transistorer av N-typ antas initialt), trappstegssignalen är sedan också 5Vpp med 0V längst ner (transistorer av N-typ antas även här initialt).

Vid test av P-typ inverteras båda dessa signaler.

MVH/Roger
PS
Frekvensen hos relaxationsoscillatorn blev 1,3kHz (satsade löst på RC=1ms dvs 1kHz), frekvensen hos trappstegssignalen blev sedan på 120Hz vilket är den bilduppdateringsfrekvens som gäller.
Du har inte behörighet att öppna de filer som bifogats till detta inlägg.
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Bygge av transistortestare

Inlägg av Spisblinkaren »

Jag har nu planerat lådans front till att bli såhär.

Tyvärr hittar jag inga socklar för TO220, de passar dock bra i standard hylslist.

TO92 m.fl passar sen i TO5/TO39 transistorsockel, de passar INTE i standard hylslist (ramlar ur).

TO3-sockel köper jag från Mouser, rätt nödvändig mojäng.

MVH/Roger
Du har inte behörighet att öppna de filer som bifogats till detta inlägg.
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Bygge av transistortestare

Inlägg av Spisblinkaren »

Jag kom på att jag missade några detaljer senast.

Socklarna måste ju vara kopplade till tre kontakter (jag har valt banan-hylsor), dessa tre kontakter måste sedan vara kopplade till tre kontakter till (även dessa banan) som går internt till BCE/GDS och mellan dessa kontakter måste man sedan nyttja banan-banan proppar så att man kan koppla in respektive ben hos trissa till rätt mätpunkt.

Så jag har lagt till dessa sex banan.

Nu handlar resten om xy-koordinater.

MVH/Roger
Du har inte behörighet att öppna de filer som bifogats till detta inlägg.
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Bygge av transistortestare

Inlägg av Spisblinkaren »

Jag har börjat klura på en digitalisering av den här mha UNO.

Två signaler att digitalisera är klockrena och det är Uc/d respektive Ue/s.

Uc/d är alltså kollektor/drain-spanningen och Ue/s är emitter/source-spänningen (som mäter strömmen över ett av två olika inswitchade små motstånd).

Eftersom Uc/d är uppemot 25V så kan man inte bara digitalisera den men man kan dela med en faktor 5 så att man digitaliserar <5V.

Ue/s är låg så den kan man digitalisera direkt (<5V).

Uc/d dämpad går alltså in på en A/D-kanal på UNO.

Ue/s går sedan rätt in på en annan kanal på UNO.

Sen kommer vi till ett litet problem, Ub/g (bas/gate) är i vissa fall (BJT) en ström och i andra fall en spänning (FET) så den går inte att bara digitalisera.

Us är en trappstegsfunktion med 11 nivåer dvs 10 steg, allt man egentligen behöver veta är spänningen hos den översta nivån, denna nivå kan dock styras analogt men man har alltid att varje stegs storlek är maxnivån/10.

Med andra ord behöver man bara veta max och kan sen räkna ut resten.

Dock är det svårt att säga vad det blir för ström, för FET är det enkelt för det blir bara max +/-5V (MOS/JFET).

Det finns många brytare med i spelet och min tanke är att skita i deras inställningar, man vet ju att man har mätt upp nåt och då vet man om det är NPN/PNP/N-JFET/N-MOS/Power N-MOS etc.

Men frågan är vad jag ska göra med Us?

Jag tycker jag ska avkoda 1011b för maxnivå och mha den gatea fram Us efter pot (ty Us är analogt justerbar för att kunna styra ut trissors Ub/g valbart mycket), då vet jag vad jag har ställt in för Us(max) och med tanke på att jag ju vet vad jag har mätt för typ av trissa så räcker det att veta Us(max), för basströmmen finns sedan enbart två omräkningsfaktorer.

Kanske man kan göra nån liten sample-and-hold krets som samplar Us(max) med hjälp av gate-signalen och att man skickar gate-signalen till UNO där man internt talar om för A/D'n att den skall sampla då.

Eller man kanske inte ens behöver nån sample-and-hold utan gate-signalen kanske kan skickas direkt till UNO?

Jag känner att den här eventuella tilläggsfunktionen faktiskt är ganska enkel att införa, vad jag vinner är att jag i slutändan faktiskt kan göra lite snyggare I/V-diagram än rena osciloskopbilder mha kamera, speciellt kan jag göra excel-grafer.

Signaler jag vill dra ut i en DIN-kontakt:
1) Uc/d
2) Ue/s
3) Us
4) b0
5) b1
6) b2
7) b3
8. CLK
9) GND (Chassis)

En 8-polig DIN tycks alltså räcka.

MVH/Roger
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Bygge av transistortestare

Inlägg av Spisblinkaren »

En kort notis angående min digitaliseringside'.

Man skulle kunna plocka tillstånd 11d via den AND-grind (IC4A) i KTI som gör reset på kretsen (IC3), 11d nås dock aldrig riktigt utan det blir bara en liten "glitch" på kanske nån us samtidigt vill man ju avkoda 10d (dvs 11:e nivån) och bara där gatea in värdet hos stegspänningen (Us), i princip kan man göra det med AND-grinden men den gate-pulsen blir så kort att UNO måste nyttja interrupt och jag hatar interrupt, polling är mer min melodi.

Så om man istället avkodar 10d under hela klockcykeln (och den tiden är c.a 1ms) så hinner man polla gate-signalen, dvs man nyttjar alla räknarnas bitar (ut från DIN) och avkodar 10d och sänder den till UNO som pollar med kanske en 1ms/10 och när den får gate-signalen så samplar den Us och man vet då vilken Us man ställt in.

Detta leder dock inte enda fram som jag beskrivit men man vet som sagt vad man har mätt för nåt och för Ugs(FET) är det bara att läsa av Us men för BJT är det inte lika enkelt fast så få som två omvandlingsfaktorer finns (HC/LC=HighCurrent/LowCurrent).

MVH/Roger
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Bygge av transistortestare

Inlägg av Spisblinkaren »

Jag har nu försökt mäta reset-glitchens storlek men det går inte ens att se den, jag kan trigga på den men när jag kör X10 MAG så ser jag den ändå inte dock borde dess positiva flank komma när "overload"-tillståndet (11d) redan är genererat så att flanken alltså finns på färdig "analog" data, se det som trappsteg och det sista trappsteget genereras i princip aldrig (blir bara en glitch) men det alldeles innan genereras och när det skall byta tillstånd så genereras Reset-signalen.

Tror dock att det är bättre att dra ut alla 4 bitar än att nyttja denna glitch-signal, speciellt för att den är så kort och går absolut inte att pollas (frågan är om den ens kan nyttjas för interrupt-on-change).

MVH/Roger
Användarvisningsbild
Spisblinkaren
EF Sponsor
Inlägg: 12990
Blev medlem: 13 december 2012, 21:41:43

Re: Bygge av transistortestare

Inlägg av Spisblinkaren »

Jag precis försökt mäta AND-glitchen och jag lyckas inte MEN jag lyckas indirekt mäta på den dels genom att man kan trigga på den dels genom att jag ser ett tillstånd 11 som är aktivt i ungefär 1us, detta syns tydligt.

Denna lilla tillstånds-glitch kommer garanterat inte hinna påverka R2R-stegen så när den osynliga glitchen kommer så kommer insignalen till R2R-stegen vara på tillstånd 10 och det är den analoga utsignalen vid det tillståndet som jag vill mäta.

Jag tänker mig då en sample-and-hold (SAH) krets bestående av en BJT och ett RC-filter (R//C) med 50ms tidskonstant, ett sådant arrangemang följer den analoga inställningen av Us snällt likt ett oscilloskops tidskonstant vid AC-mätning.

Jag undrar om jag kan nyttja en sån liten puls att jag inte ens kan se den (men kan trigga på den) för att styra en SAH, jag skulle vilja av smidighet men det känns som om jag faktiskt måste avkoda tillstånd 10 istället och få ut en SAH-puls på robusta 1ms istället, speciellt känns detta nödvändigt om kablarna blir lite långa (ringningar), detta är så synd för AND-glitchen är en TP jag redan har på kortet.

MVH/Roger
Skriv svar